조합 논리
"오늘의AI위키"의 AI를 통해 더욱 풍부하고 폭넓은 지식 경험을 누리세요.
1. 개요
조합 논리는 특정 입력을 받아 지정된 출력을 생성하는 회로를 구축하는 데 사용되는 논리 회로의 한 유형이다. 이러한 회로는 곱의 합(SOP) 또는 합의 곱(POS)의 두 가지 방법 중 하나를 사용하여 구성되며, 진리표를 통해 표현될 수 있다. 불 대수를 사용하여 조합 논리식을 간소화할 수 있으며, 이를 통해 논리 회로의 효율성을 높이는 논리 최적화가 가능하다.
조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용되며, 일반적으로 곱의 합 또는 합의 곱, 두 가지 방법 중 하나를 사용하여 표현한다.
2. 표현
2. 1. 진리표 표현
조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용된다. 조합 논리의 구성은 일반적으로 곱의 합 또는 합의 곱, 두 가지 방법 중 하나를 사용하여 수행된다. 다음은 진리표의 예시이다.
| A | B | C | 결과 | 논리적 동치 |
|---|---|---|---|---|
| F | F | F | F | |
| F | F | T | F | |
| F | T | F | F | |
| F | T | T | F | |
| T | F | F | T | |
| T | F | T | F | |
| T | T | F | F | |
| T | T | T | T |
곱의 합을 사용하면, 참 결과를 산출하는 모든 논리적 명제가 합산되어 다음 결과를 얻는다.
:
불 대수를 사용하면, 위 식은 진리표와 동등한 다음 식으로 단순화된다.
:
2. 2. 부울 대수 표현
조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용된다. 조합 논리의 구성은 일반적으로 곱의 합 또는 합의 곱 두 가지 방법 중 하나를 사용하여 수행된다. 다음 진리표를 고려해 보자.| A | B | C | 결과 | 논리적 동치 |
|---|---|---|---|---|
| F | F | F | F | |
| F | F | T | F | |
| F | T | F | F | |
| F | T | T | F | |
| T | F | F | T | |
| T | F | T | F | |
| T | T | F | F | |
| T | T | T | T |
곱의 합을 사용하면, 참 결과를 산출하는 모든 논리적 명제가 합산되어 다음 결과를 얻는다.
:
불 대수를 사용하면, 결과는 진리표와 동등한 다음 식으로 단순화된다.
:
2. 3. 곱의 합 (SOP) 표현
조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용된다. 조합 논리의 구성은 일반적으로 곱의 합 또는 합의 곱 두 가지 방법 중 하나를 사용하여 수행된다. 다음 진리표를 보자.| A | B | C | 결과 | 논리적 동치 |
|---|---|---|---|---|
| F | F | F | F | |
| F | F | T | F | |
| F | T | F | F | |
| F | T | T | F | |
| T | F | F | T | |
| T | F | T | F | |
| T | T | F | F | |
| T | T | T | T |
곱의 합 표현은 위 진리표에서 참(T) 결과를 산출하는 모든 논리적 명제를 합산한다. 위 표에서는 A=T, B=F, C=F인 경우와 A=T, B=T, C=T인 경우가 이에 해당한다. 따라서 이 두 경우를 논리합(OR, ∨)으로 묶으면 다음과 같다.
:
불 대수를 사용하면, 위 식은 다음과 같이 단순화된다.
:
2. 4. 합의 곱 (POS) 표현
조합 논리는 특정 입력으로부터 지정된 출력을 생성하는 회로를 구축하는 데 사용되며, 곱의 합(SOP) 또는 합의 곱(POS)의 두 가지 방법 중 하나를 사용하여 구성할 수 있다. 다음의 진리표를 보자.| A | B | C | 결과 | 논리 동치 |
|---|---|---|---|---|
| F | F | F | F | |
| F | F | T | F | |
| F | T | F | F | |
| F | T | T | F | |
| T | F | F | T | |
| T | F | T | F | |
| T | T | F | F | |
| T | T | T | T |
논리식 최소화(때로는 논리 최적화라고도 함)를 사용하면 간소화된 논리 함수 또는 회로를 얻을 수 있으며, 조합 회로는 작아지고 분석, 사용 또는 구축이 더 쉬워진다.
곱의 합 표현은 참 결과를 산출하는 모든 논리적 명제를 합산하여 다음 결과를 얻는다.
:
불 대수를 사용하면, 결과는 진리표와 동등한 다음 식으로 단순화된다.
:
3. 논리식 최소화
3. 1. 부울 대수 법칙
조합 논리식의 최소화(간소화)는 부울 대수의 법칙에 따라 수행된다.
:
:
:
:
:
최소화(때로는 논리 최적화라고도 함)를 사용하면 간소화된 논리 함수 또는 회로를 얻을 수 있으며, 논리 조합 회로는 작아지고 분석, 사용 또는 구축이 더 쉬워진다.
3. 2. 논리 최적화
조합 논리식의 최소화(간소화)는 부울 대수의 법칙에 따라 수행된다.
:
:
:
:
:
최소화(때로는 논리 최적화라고도 함)를 사용하면 간소화된 논리 함수 또는 회로를 얻을 수 있으며, 논리 조합 회로는 작아지고 분석, 사용 또는 구축이 더 쉬워진다.
참조
[1]
서적
Electronic Design: Circuits and Systems
Benjamin/Cummings Publishing Company
1991
[2]
서적
Logical Design of Switching Circuits
Thomas Nelson and Sons
1974
[3]
서적
Electronic Design: Circuits and Systems
1991
본 사이트는 AI가 위키백과와 뉴스 기사,정부 간행물,학술 논문등을 바탕으로 정보를 가공하여 제공하는 백과사전형 서비스입니다.
모든 문서는 AI에 의해 자동 생성되며, CC BY-SA 4.0 라이선스에 따라 이용할 수 있습니다.
하지만, 위키백과나 뉴스 기사 자체에 오류, 부정확한 정보, 또는 가짜 뉴스가 포함될 수 있으며, AI는 이러한 내용을 완벽하게 걸러내지 못할 수 있습니다.
따라서 제공되는 정보에 일부 오류나 편향이 있을 수 있으므로, 중요한 정보는 반드시 다른 출처를 통해 교차 검증하시기 바랍니다.
문의하기 : help@durumis.com